Japanese Unexamined Utility Model Application No. 562-8533 | (First Publication No. S63-193844)

⑩ 日本国特許庁(JP)

①実用新案出願公開

◎ 公開実用新案公報(U)

昭63-193844

@Int_Cl.4

識別記号

庁内整理番号

❷公開 昭和63年(1988)12月14日

H 01 L 21/68 B 23 B 31/28

R-6851-5F 7632-3C

審査請求 有 (全 頁)

静電チャツク基板 図考案の名称

> 頤 昭62-85331 到実

昭62(1987)5月30日 學出

Ш 千 秋 案 者

神奈川県茅ヶ崎市本村2丁目8番1号 東陶機器株式会社

茅ヶ崎工場内

勉 個考 者

神奈川県茅ケ崎市本村2丁目8番1号 東陶機器株式会社

茅ヶ崎工場内

也 仍考

神奈川県茅ケ崎市本村2丁目8番1号 東陶機器株式会社

茅ヶ崎工場内

東陶機器株式会社 人 创出

弁理士 早川 人 砂代 理

福岡県北九州市小倉北区中島2丁目1番1号

1. 考案の名称

静電チャック基板

2. 実用新案登録請求の範囲

支持基板内に、端子取出口に一端を連通し他端をその支持基板上の導体層に連通するピアホールを多数個穿設し、該各ピアホール内に、上記導体圏と一体化するピアホール導体を充塡したことを特徴とする静電チャック基板。

3. 考案の詳細な説明

(産業上の利用分野)

本考案はシリコンウェハを加工する各種装置用のウェハ固定、平面度矯正の他、大きな絶縁耐力及び大きな静電吸着力を必要とするウェハ搬送用の用途に利用できる静電チャック基板、更に詳しくは、高電圧を印加しても信頼性の低下がない静電チャック基板に関するものである。

(従来背景及びその問題点)

静電チャック基板は端子取出口を有する支持基

- 1 -

板上に導体層を付設すると共にその導体層を絶縁 膜で被蓋した3層構造に形成され、その静電力は 絶縁膜厚の2乗に反比例する為、強い静電力を得 る為にはその絶縁膜厚は薄いのが望ましいが、現 実的に薄すぎると絶縁耐圧が低くなり且つ高電圧 を印加できない為、通常、50μ~ 500μ m の膜厚 としている。

ところで、此種節電チャック基板は端子取出口内に因着される外部端子を導体層に結合させることによって結線されるが、導体層厚も同様に極めて薄い為、外部端子に機械的応力が作用した場合、その応力がその導体層及び絶縁膜に作用し、破損する不具合がある。

また、高周波電源を使用に供するクースが多々存在するが、この場合、高周波回路には電流が移った。 存在表面を流れる表皮効果があり、その表面の表 増加させてインピーダンスを下げなければ回路が 発熱し、シリコンウェハに精密なパターンを する場合に描写課差が生じたり、導体層が断線する る問題点を惹き起こす。

- 2 -

しかし、現実的に導体層厚が極めて薄いので、 前記のような問題点は避けられず、 高電圧を印加 する利用用途には利用されていないのが現況であ る。

(技術的課題)

本考案の技術的課題は、外部端子を間接的に導体層に結合すると共に、各周波数に対して導体抵抗を低下させることにある。

(技術的手段)

上記技術的課題を達成する為に、講じた技術的 手段は支持基板内に、端子取出口に一端を運通し 他端をその支持基板上の導体層に運通するピアホ ールを多数個穿設し、該各ピアホール内に、上記 導体層と一体化するピアホール導体を充塡したこ とである。

〔実施例〕

次に、本考案の実施例を図面に基づいて説明する。

第1図乃至第5図は第1実施例の静電チャック 基板を、第6図及び第7図は第2実施例の静電チ

- 3 -

ャック基板を夫々示している。

第1実施例について説明すると、この静電チャック基板本体(A)は、端子取出口(1a)を有する支持基板(1)と、その支持基板(1)と、その導体層(2)と、前にでは、前にったいでは、1a)に一端を連通し他環をでいた。 ののピアホール(4)内に充填される。 にである。 ののピアホール(4)内に充填される。 にである。

支持基板(1)は絶縁材料であるアルミナ・コーディエライト、マグネシア・チタニア・フォルステライト等のセラミックスを用いて所望厚に成形され、その所望箇所に下面から中途部迄穿設することによって端子取出口(1a)が形成されている。

ピアホール (4) は一端を支持基板 (1) 上面に、他端を上記端子取出口 (1a) に夫々連通するように所望径で多数個穿設されている。

この実施例においては直径5㎜ゆの内輪と、直

径10mm 中の外輪を形作るその円周上に等間隔をおいて 0.5mm 中の径で、16個及び32個夫々穿設している。

導体圏(2)は、W、PT、Pd、Cu、Ag等の導体ペーストを所望の印刷法を用いて支持基板(1)上に施層することによって形成されている。

ピアホール導体(5)は前記ピアホール(4) … 個々に、一端が導体層(2)と連続し、他端が端子取出口(1a)に臨むように導体層(2)と同材質の導体ペーストを充塡することによって形成されている。

尚、この実施例においては、端子取出口(1a)の底部全面にピアホール導体(5)と同材質の導体ペーストを施層して外部端子(6)との結線をより確実にするように配慮している。

絶縁膜(3)は支持基板(1)と、同様のアルミナ、コーディエライト、マグネシア・チタニア、フォルステライト等のセラミックスを用いて前記 導体層(2)上に50μ~ 500μπの厚みをもって 積層することによって形成されている。

- 5 **-**

次に、斯る本実施例における静電チャック基板の製造方法について説明すると、ドクタープリーンドはより成形した 0.5 mm 摩のアルミナグリーンシート (1-1)3 枚に夫々パンダマシンの とってからして アポール (4) … を 穿像体 (5) によって がいる (4) … にピアホール (5) によって リーンパーストをスクリーン はがり クリーン はかって がいることによって 形成 しょう (1-1)に 関口することによって 形成する。

次に、絶縁膜(3)となるグリーンシート (3-1), 導体層(2)が印刷されたグリーンシート (1-1), ピアホール導体(5)を内部に有する グリーンシート (1-1), 端子取出口 (1a)を有するグリーンシート (1-1)を夫々第4回及び第5図に示すように積層し、焼成することによって製造する。

ちなみに、外部端子(6)はコパール金属材を
- 6 -

用い、銀ろう(7)付によって端子取出口(1a) に固着してピアホール導体(5)を介して間接的 に導体層(2)と結線することとする。

而して、斯る本実施例の静電チャック基板は、 外部端子(6)との結線部分において、 0.5 mm ゆ × 3.14 × 48× 1.5 mm = 113.04 mm² 導体層(2) の表面積を増加できた。

この実施例で用いる導体所(2), ビアホール 導体(5)は、銀ーパラジウム合金を用い、接着

剤としてエポキシ接着剤を用いた。また、ピアホール(4)…は第7図で示すように10mm 中径の大きさで予め支持基板(1)に穿設されている端子取出口(1a)と相対する範囲部分に 0.6mm 中。 こ 1.5mm をもって21個散在状に形成し、内部に銀ーパラジウム導体ペーストを充塡してピアホール 遵休(5)を形成している。

ちなみに(6)は、外部端子であり、コパール 金属材を用い、ハンダ(9)付けによって端子取 出口(1a)に因着する。

而して、斯る本実施例の静電チャック基板は外部端子(6)との結線部分において、 $0.6 mm \phi \times 3.14 \times 21 \times 1.5 mm = 59.4 mm^2$ 導体層(2)の表面積を増加できた。

ちなみに、前記第1.第2実施例では前記の道り、径,深さのピアホールを夫々48個及び21個穿設し、このピアホールにピアホール導体(5)を充塡することによって導体層(2)の表面積を増加させる旨で説明しているが、径.深さ及びその個数は限定されるものではなく、得ようとする表

面積に対応させて、径、深さ、及びその個数(複数個以上)を決定し、ピアホール導体(5)を充 関すること言うまでもない。

(考案の作用効果)

本考案は以上のように支持基板内に、端子取出口に一端を連通し他端をその支持基板上の導体所に連通するピアホールを多数個穿設し、該名ピアホール内に、上記導体層と一体化するピアホール導体を充塡したので、下記の作用効果がある。

① 外部端子は端子取出口に固着すると支持基板厚内のピアホール導体を介してその支持基板上の導体層及び絶縁膜に対して間接的に結線されるから、その外部端子に外的のではり、曲げ等の機械的応力が生じてもそのピアホール導体で受圧し、導体層及び絶縁膜に作用させない。

故に、導体層及び絶縁膜の破損のない耐久 性に秀でた静電チャック基板を供し得る。

② ピアホールを多数個穿設し、このピアホールにピアホール導体を充塡したから、そのビ

- 9 -

アホール導体分導体層の表面積が必然的に増加することになる。

故に、高周波電源を使用した際に表皮効果が生じても絶縁膜の発熱や断線がなくなり、シリコンウエハに対する精密パターン描写器 差を招いたり、静電吸着力の持続力の低下を 招いたりせず、信頼性の向上が期待できる。

依って、所期の目的を達成できる。

4. 図面の簡単な説明

図面は本考案静電チャック基板の実施例を示し、第1図乃至第5図は第1実施例の静電チャック基板を、第1図は第2実施例の静電チャック基板を、夫々示し、第1図は和断面図、第2図は要部の拡大断面斜視図、第3図は(3)ー(3)拡大断面図、第4図は絶縁膜、導体層、支持基板からなる積層体を成形する前の状態を示す 概断面図、第5図は同積層体の報断面図、第6図は縦断面図、第7図は(7)ー(7)拡大断面図、である。



尚、図中

(A):静電チャック基板本体

(1):支持基板

(1a): 端子取出口

(2):導体層 (3):絶縁膜

(4):ピアホール

(5):ピアホール導体

実用新案登録出願人

東陶機器株式会社

ያነ


理

人


早 川


aRz (

- 11 -





実講 63-10384 (*





496





437

実開 63 - } 55 - 5 - - - -